V Akadémii ozbrojených síl vychádza v apríli 2015 monografia autora mjr. Ing. Michala Turčaníka, PhD., učiteľa katedry informatiky. Je zameraná na výskum a vývoj dynamicky rekonfigurovateľných číslicových systémov na báze programovateľných obvodov FPGA (poľom programovateľné hradlové polia) a CPLD (programovateľné logické zariadenia), ktoré umožňujú meniť požadovanú funkciu zariadenia (a teda i vnútornú štruktúru) podľa aktuálnych potrieb príslušnej aplikácie.

    Hlavným cieľom monografie je vykonanie analýzy možností použitia parciálnej rekonfigurácie číslicových systémov a architektúr a výber vhodnej technológie pre použitie vo vybraných aplikáciách. Efektívne použitie uvedených číslicových systémov a architektúr v reálnych aplikáciách je možné iba na základe poznania vlastností a metód implementácie rekonfigurovateľných logických obvodov. Podľa autora má najväčší potenciál pre využitie v technickej praxi parciálna dynamická rekonfigurácia rekonfigurovateľných logických obvodov. Autorom vytvorená metodika pre realizáciu systémov s parciálnou dynamickou rekonfiguráciou, ktorá sa nachádza v monografii, predstavuje prostriedok pre jej aplikáciu v širšom meradle (adaptívne systémy, kognitívne rádio, SDR (softvérovo definované rádio) a šifrovacie systémy).

    Pôvodný výskum autora v danej oblasti je reprezentovaný publikovanými výsledkami vo vedeckej monografii. V poslednej kapitole je uvedený návrh adaptívneho hardvérového systému (architektúra a popis činnosti procesora), ktorý je reprezentovaný autorom navrhnutým procesorom riadeným prúdom údajov. Návrh procesora riadeného prúdom údajov je dekomponovaný na návrh riadiacej, operačnej a vstupno-výstupnej časti. V prílohách sa nachádzajú vývojové diagramy a zdrojové kódy vybraných jednotiek navrhnutého procesora riadeného prúdom údajov v jazyku VHDL. Výsledky práce boli publikované vo forme príspevkov na zahraničných a domácich konferenciách a odborných časopisoch.